Istraživači
Kaštelan, Ivan
| Godina | Naslov | Autor(i) | Tip rezultata | Mp-kat. |
|---|---|---|---|---|
| 2009 | Synthesizable SystemVerilog Assertions as a Methodology for SoC Verification | Kastelan, Ivan   ; Krajacevic, Zoran | Konferencijski rad | Mp kategorija će biti prikazana naknadno. |